Benutzer-Werkzeuge

    ~~ RM: keiner ~~ UI: ---start--- ~~ IP:3.15.22.163~~

Webseiten-Werkzeuge


Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen RevisionVorhergehende Überarbeitung
Nächste Überarbeitung
Vorhergehende Überarbeitung
Letzte ÜberarbeitungBeide Seiten der Revision
de:parts:agnus [2013/12/06 19:02] – Bild, Blitter, Copper hinzu MWankede:parts:agnus [2017/08/12 22:14] – Agnus-Akronym hervorgehoben Matthias
Zeile 2: Zeile 2:
 [{{ :de:parts:agnus_8372a.jpg?200|Agnus 8372A}}] [{{ :de:parts:agnus_8372a.jpg?200|Agnus 8372A}}]
 Der Agnus (lat. für Lamm) ist einer der Custom-Chips im Chipsatz des Commodore Amiga. Der Agnus (lat. für Lamm) ist einer der Custom-Chips im Chipsatz des Commodore Amiga.
-„Agnus“ ist eine Abkürzung von „Adressgenerator“ (englisch **A**dress**G**enerator**U**nit**s**).+„Agnus“ ist eine Abkürzung von „Adressgenerator“ (englisch **A**dress**G**e**n**erator**U**nit**s**).
  
 Der Baustein ist für die Steuerung des Chip-RAMs zuständig, stellt die Video-Synchronsignale (HSY, CSY, VSY) zur Verfügung und enthält die Coprozessoren Copper und Blitter. Agnus enthält zusätzlich die komplette DMA-Logik für alle 6 möglichen Quellen. Für den zeitlichen Ablauf der einzelnen DMA-Zugriffe dient eine Bildschirmzeile als Zeitbezug. In jeder Zeile werden 225 Speicherzugriffe von Agnus auf die DMA-Kanäle und die CPU verteilt. Für das korrekte Timing sind ein Zeilen- und ein Spaltenzähler verantwortlich (HSY, VSY). Über diese Signale kann das Timing auch extern gesteuert werden (Genlock). Der Baustein ist für die Steuerung des Chip-RAMs zuständig, stellt die Video-Synchronsignale (HSY, CSY, VSY) zur Verfügung und enthält die Coprozessoren Copper und Blitter. Agnus enthält zusätzlich die komplette DMA-Logik für alle 6 möglichen Quellen. Für den zeitlichen Ablauf der einzelnen DMA-Zugriffe dient eine Bildschirmzeile als Zeitbezug. In jeder Zeile werden 225 Speicherzugriffe von Agnus auf die DMA-Kanäle und die CPU verteilt. Für das korrekte Timing sind ein Zeilen- und ein Spaltenzähler verantwortlich (HSY, VSY). Über diese Signale kann das Timing auch extern gesteuert werden (Genlock).
Zeile 103: Zeile 103:
     * {{:de:parts:agnus_reworks.pdf| Agnus Reworks (A2000/A3000)}} (403kB)     * {{:de:parts:agnus_reworks.pdf| Agnus Reworks (A2000/A3000)}} (403kB)
     * {{:de:parts:agnusliste_v09_120923.pdf|Agnusliste V9}} (36kB)     * {{:de:parts:agnusliste_v09_120923.pdf|Agnusliste V9}} (36kB)
 +{{tag>Chipsatz}}
Zuletzt geändert: 2021/11/24 23:46